Noticias

Oct 17, 2023

Documentos destacados de DesignCon 2018

Personal de noticias de diseño | 27 de febrero de 2018 Si te perdiste DesignCon, te perdiste mucho.

Personal de noticias de diseño | 27 de febrero de 2018

Si te perdiste DesignCon, te perdiste mucho. A continuación, puede ver una pequeña muestra de los más de 80 documentos técnicos presentados en DesignCon 2018 por expertos en ingeniería en los campos de prueba y medición, integridad de potencia e integridad de señal.

Haga clic y adquiera conocimientos sobre sistemas de interconexión, diagramas de ojo, señales de datos en serie de alta velocidad, convertidores CC-CC, DDR5 y más.

¡Marque su calendario ahora para DesignCon 2019, del 29 al 31 de enero!

La aplicación de técnicas IBIS-AMI al análisis DDR5 La memoria DDR5 está programada para funcionar a velocidades de 3200 MT/s a 6400 MT/s. Estas velocidades se encuentran dentro del rango en el que se utiliza la ecualización Tx/Rx para garantizar una transmisión de señal confiable en aplicaciones de canales en serie. Se espera que DDR5 utilice las mismas técnicas (FIR, CTLE, DFE) para mejorar la calidad de la señal cuando se publique la especificación final de DDR5.

Si bien las velocidades de señalización DDR5 han alcanzado las velocidades SerDes tradicionales, existen diferencias significativas entre las aplicaciones DDR y de canal serial, que incluyen: • Canales más cortos de menor pérdida con más discontinuidades y reflejos • Múltiples combinaciones de controlador/receptor • Múltiples terminaciones de señal • Señalización de un solo extremo • Variable topologías de red (DIMM presentes o ausentes) • Breves ráfagas de transmisión seguidas de reconfiguración de E/S de red • Señalización bidireccional

Al principio, la aplicación de técnicas de ecualización SerDes y modelos AMI parece un enfoque obvio para mejorar la calidad de la señal DDR5. Una inspección más cercana revela que los problemas de diseño en los que incurren las topologías DDR5 son bastante diferentes a los desafíos de señalización para los que las técnicas de ecualización SerDes se diseñaron originalmente. Sin embargo, la aplicación cuidadosa de los modelos AMI y las técnicas de simulación AMI pueden resaltar qué problemas de calidad de la señal DDR5 son significativos y qué técnicas se pueden utilizar mejor para superarlos.

Este documento analiza los desafíos de lograr una transmisión de datos confiable para una red de datos DDR5 que opera a una variedad de velocidades. Discutimos cómo se puede usar el análisis de estilo AMI para identificar qué transferencias de datos son los factores limitantes en el rendimiento de alta velocidad y qué técnicas de ecualización/modelado se pueden usar para abordarlos.

Las interconexiones basadas en elastómeros utilizan estructuras de guía de ondas para habilitar redes Terabit minimizando las patologías de la capa física. Esta interconexión consta de un sistema diferencial completo que incluye cables twinax que se conectan directamente a una placa de circuito impreso fabricada de forma convencional utilizando una tecnología que puede eliminar el conector. Esta topología puede reducir significativamente las pérdidas y los desajustes de impedancia dentro de todo el sistema de transmisión. La estructura de interconexión consta de un intercalador insertado directamente en la placa. El intercalador viene en dos topologías diferentes: pin H y elastómero conductor. Ambas configuraciones permiten un alto grado de flexibilidad al diseñar el sistema de alta velocidad. Esta flexibilidad permite utilizar una amplia gama de materiales de PCB para optimizar la relación coste/rendimiento.

La brecha entre el cumplimiento de la "máscara" del ojo, el BER y los contornos del BER Durante las últimas décadas, existieron varias metodologías para el tratamiento de los diagramas del ojo. Estos coexisten y, en cierto modo, chocan. Un ejemplo de ello es el "cumplimiento de la máscara". Desde la década de 1950 hasta principios de la de 1980, las pruebas de máscaras consistían en una forma de lápiz graso dibujada en la retícula de un osciloscopio analógico... e instrucciones para asegurarse de que la traza del osciloscopio permaneciera dentro o fuera de la forma.

Con la llegada de los osciloscopios digitales, aparecieron métodos que se aproximaban a este tipo de prueba de forma más precisa. El lápiz de grasa fue abandonado. La máscara se especificó y dibujó con mayor precisión. El asunto de detectar y registrar una violación de máscara se volvió más objetivo.

Avance rápido de 20 a 25 años y tenemos nociones de Bit Error Ratio (BER) y contornos de BER constante basados ​​en análisis estadísticos de formas de onda digitalizadas y diagramas de ojo. Las pruebas de máscaras todavía existen... pero pocos parecen saber con precisión lo que significan; solo que parecen prudentes. Aquí, examinamos el significado de la prueba de máscara de diagrama de ojo, los contornos de BER, BER y las relaciones entre ellos.

Mejora de TDECQ y SNDR para una mejor caracterización de las señales de datos en serie y la ruta desde la prueba de máscara hasta las mediciones de TDEC, SNDR y TDECQ Con la señalización moviéndose a PAM4, las mediciones se mueven en dos direcciones: SNDR para PAM4: relación señal a ruido y distorsión, una herramienta de prueba de transmisores que suma el ruido y otras características no compensables en un número de figura de mérito; y el TDECQ, cuaternario de penalización por cierre del ojo del transmisor y dispersión. Resumimos estos desarrollos y en un trabajo original mostramos mejoras para SNDR y TDECQ para el futuro cercano.

Medición de corriente y uso compartido de corriente de convertidores CC-CC La medición de corriente en convertidores de potencia, especialmente en la conmutación de convertidores CC-CC, es una tarea muy importante. Este documento establecerá un rango práctico para las constantes de tiempo que necesitamos cubrir e ilustrará la efectividad de las correcciones basadas en DSP para algunos valores de constantes de tiempo seleccionados. Se mostrará e ilustrará que a pesar de que el voltaje a través del capacitor del elemento RC se basa en el voltaje de salida 'silencioso', por múltiples razones, el rango de voltaje de modo común y el rechazo de modo común del circuito de medición siguen siendo muy importantes. Este artículo analiza el ruido de fondo, el rango dinámico, el nivel de confianza y la velocidad de medición de la solución de medición de impedancia.

Examen de los desafíos del sistema al implementar la conectividad de entrada/salida (E/S) del centro de datos de próxima generación A medida que la industria de redes se mueve para desarrollar velocidades de datos más altas para respaldar las demandas de la próxima generación, también hay demandas simultáneas para admitir puertos de entrada/salida (E/S) más altos densidades, mayor disipación de potencia del módulo de E/S, integridad de señal mejorada, mantener el alcance del cable y un rendimiento satisfactorio de interferencia electromagnética (EMI). En este documento, analizaremos las diferencias comparativas de tres tipos de puertos de última generación, incluidos micro quad de factor de forma pequeño conectable (microQSFP), quad de factor de forma pequeño conectable de doble densidad (QSFP-DD) y octal de formato pequeño. -factor enchufable (OSFP). Estos nuevos puertos de E/S abordan las demandas de rendimiento en conflicto de diferentes maneras y las diferencias de rendimiento comparativas se presentarán mediante una combinación de métodos de simulación y medición. Se proporcionará un resumen que destaca la capacidad relativa de los diferentes tipos de puertos para satisfacer las necesidades del mercado de próxima generación.

Estudio de rendimiento del sistema eléctrico 112G basado en una metodología mejorada de SNR de Salz En la etapa inicial de diseño del sistema para 112G cuando no hay componentes de hardware ni de silicio disponibles, se deriva un modelo analítico mejorado de SNR de Salz y se introduce una metodología para evaluar el margen del sistema. A diferencia del método Salz tradicional basado en ICR, se incluyen los principales términos de ruido que se reconocen como dominantes y tienen una ponderación mucho mayor en los sistemas PAM4 que en los NRZ. Los 'límites superiores' de rendimiento, como la pérdida de inserción máxima tolerable y la diafonía para el esquema de modulación 'óptimo', se analizan en función de seis arquitecturas de enlace de backplane y las que tienen una mayor posibilidad de cumplir con los 'límites superiores' se seleccionan en función del modelado de canal completo para el análisis de margen.

16 Gb/s y más con E/S de extremo único en memoria gráfica de alto rendimiento GDDR5 se ha convertido en una interfaz DRAM líder para aplicaciones que requieren un alto ancho de banda del sistema, como tarjetas gráficas, consolas de juegos y sistemas informáticos de alto rendimiento. Sin embargo, los requisitos de las aplicaciones más nuevas impulsan un ancho de banda de memoria aún mayor. El documento analiza el desarrollo de GDDR6 como una solución de menor riesgo y más rentable en comparación con otras soluciones de memoria de alto ancho de banda. Además, presentamos GDDR6 que ofrece un aumento de 2 veces en el ancho de banda por pin sobre GDDR5, al tiempo que mantiene la compatibilidad con el ecosistema GDDR5 establecido. El escalado del rendimiento de circuitos y canales se analizará y validará mediante mediciones para demostrar el potencial de escalar GDDR6 a 16 Gb/s.

Más información sobre formatos de texto